LAPORAN AKHIR 1

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Jurnal

2. Alat dan Bahan

3. Rangkaian Simulasi

4. Prinsip Kerja Rangkaian

5. Video Rangkaian

6. Analisa

7. Link Download

1. Jurnal [Kembali]

 

2. Alat dan Bahan [Kembali]

• IC 74LS112

 IC 74LS112 adalah IC yang berisi dua buah JK flip-flop dengan pemicu tepi negatif (falling edge). JK flip-flop lebih fleksibel dibanding D flip-flop karena dapat digunakan sebagai latch, toggle, ataupun pembagi frekuensi, dan juga dilengkapi dengan input preset serta clear.

• SW-SPDT

Komponen SW-SPDT (Single Pole Double Throw switch) berfungsi sebagai saklar yang memungkinkan satu input dihubungkan ke salah satu dari dua output, sehingga dapat digunakan untuk memilih jalur logika atau menentukan kondisi logika 0 dan 1 pada rangkaian digital.

• LOGIC PROBE

Logic probe digunakan sebagai alat penguji sederhana untuk mengetahui status logika pada titik tertentu dalam rangkaian, apakah bernilai logika rendah (LOW), logika tinggi (HIGH), atau dalam kondisi pulsa (berubah-ubah).

• POWER SUPPLY

power supply sebagai sumber tegangan, biasanya sebesar +5 V DC pada IC TTL seperti 7474 dan 74LS112. Selain itu

• GROUND

ground (GND) juga sangat penting sebagai titik referensi tegangan 0 V, yang menjadi jalur kembalinya arus dan penentu kondisi logika dalam rangkaian digital. Tanpa power supply dan ground, IC maupun komponen digital lainnya tidak akan dapat berfungsi dengan baik.

     

3. Rangkaian Simulasi [Kembali]

Rangkaian Simulasi Percobaan 1

Rangkaian Saat Praktikum

4. Prinsip Kerja Rangkaian [Kembali]

    Pada percobaan pertama, rangkaian terdiri atas dua jenis flip-flop, yaitu D flip-flop (IC 7474) dan J-K flip-flop (IC 74LS112). Input logika diberikan melalui B0, B1, serta B2, sementara B3 digunakan sebagai sinyal clock utama. Pada bagian D flip-flop, data yang masuk pada pin D (dari B2) hanya akan dipindahkan ke output Q saat clock mengalami transisi naik (rising edge). Karena pada percobaan ini input D bernilai logika rendah (0), maka setiap kali clock aktif, output Q akan tetap berada pada kondisi 0.

    Berbeda dengan itu, J-K flip-flop dikonfigurasi dengan kondisi J = 1 dan K = 1 (dari B0 dan B1), sehingga bekerja dalam mode toggle. Dalam mode ini, output Q akan berganti-ganti antara logika 0 dan 1 setiap kali menerima pulsa clock. Dengan demikian, output J-K flip-flop berosilasi pada frekuensi setengah dari sinyal clock, menyerupai kerja counter 1-bit.

    Secara keseluruhan, percobaan ini menegaskan perbedaan karakter antara D flip-flop dan J-K flip-flop. D flip-flop berfungsi sebagai penyimpan data yang hanya memperbarui output sesuai input ketika clock aktif, sedangkan J-K flip-flop dengan J = K = 1 menghasilkan perubahan output secara otomatis mengikuti pulsa clock. Kehadiran logic probe pada setiap output memudahkan pengamatan kondisi logika, sehingga perbandingan perilaku kedua jenis flip-flop dapat terlihat dengan jelas.

5. Video Rangkaian [Kembali]

6. Analisa [Kembali]

7. Download File [Kembali]
Download Rangkaian Proteus disini

Download Video Simulasi disini

Datasheet JK Flip Flop disini

Datasheet D Flip Flop disini

Datasheet Switch disini